不仅自我激励，但也是一个很好的球员有良好人际沟通技巧（普通话和英语） 。
议定书的经验TCP / IP协议，的DNS ， DHCP ，则SNMP的网络管理软件是一个加号。经验与检测设备，如Pagent ， SmartBits ，和/或Ixia公司也是一个加。
这一立场要求学士学位，在CS / CE认证/电擦除或同等学历和2-3年的行业经验。
CRDC电缆DevTest队寻求软件/质量工程师设计和开发车辆，验证功能和质量，思科的CMTS根据客户喜欢的环境。理想的候选人应具有广泛的实践经验，熟悉网络/网络协议，并了解基本的测试方法。
软件/质量工程师将负责制定测试计划/测试案例，进行人工测试，和脚本（利用TCL和苯丙胺类兴奋剂/ AutoEasy ）的有线电视电缆调制解调器终端系统的功能。软件/质量工程师也应该能够排除故障和修复实验室成立。
这一立场要求学士学位，在CS / CE认证/电擦除或同等学历和2-3年的行业经验。一个人不仅自我激励，但也是一个很好的球员有良好人际沟通技巧（普通话和英语） 。产品经验的CMTS ， DOCSIS数据，的PacketCable ，广管局;议定书经验TCP / IP协议，的DNS ， DHCP ，则SNMP的网络管理软件是一个加号。经验与检测设备，如Pagent ， SmartBits ，思博伦测试中心和/或Ixia公司也是一个加。
通常需要学士学位/政务司司长结合2-4 +年相关经验，或MSEE /政务司司长结合1-2年的相关经验。
通常需要学士学位/政务司司长结合2-4 +年相关经验，或MSEE /政务司司长结合1-2年的相关经验。
参与设计和验证复杂的，高性能和高集成ASIC和FPGA中使用思科网络设备。
硬件逻辑设计采用Verilog HDL语言，合成门和时序收敛，以满足性能要求
实现设计测试逻辑，以改善质量和可靠性设计，加强中另加系统测试和调试的能力
设计和开发部门和系统级诊断软件/固件系统，电路板， FPGA和ASIC设计验证和确认的工程设计和制造;
密切配合汉王设计，软件开发和生产队bringup支持系统，故障分析和制造过程，并促进团队协作;
作者诊断功能，提供规范的执行准则，以实现最高水平的测试覆盖与故障隔离在组件级;
促进和审查工程和最终用户文档，产品需求，功能规格，测试计划，产品文学，故障排除指南，配置指南，指挥参考，并释放说明;
参加讨论的功能设计，并有助于创新的想法和解决办法。与跨职能小组，如市场营销，技术支持和文件组相关的任务。
固体理解分布式系统和网络的原则，加上工作知识的相关学科，例如，计算机安全，算法，数据库和操作系统;
不仅自我激励，但也是一个很好的团队合作精神与良好的人际交往技能（普通话和英语） 。
议定书经验TCP / IP协议，的DNS ， DHCP ，则SNMP的网络管理软件是一个加号。经验，检测设备，如Pagent ， SmartBits ，和/或Ixia公司也是一个加。
这一立场要求学士学位，在CS / CE认证/电擦除或同等学历和2-3年的行业经验。
CRDC电缆DevTest团队寻求软件/质量工程师设计和开发车辆，验证功能和质量，思科的CMTS根据客户样的环境。理想的候选人应具有广泛的实践经验，熟悉网络/网络协议，并了解基本的测试方法。
软件/质量工程师将负责制定测试计划/测试案例，进行手动测试，和脚本（利用TCL和苯丙胺类兴奋剂/ AutoEasy ）的有线电缆调制解调器终端系统的功能。软件/质量工程师也应该能够排除故障和修复实验室成立。
这一立场要求学士学位，在CS / CE认证/电擦除或同等学历和2-3年的行业经验。不仅是个人的自我动机，但也是一个很好的球员有良好人际沟通技巧（普通话和英语） 。产品经验的CMTS ， DOCSIS的，的PacketCable ，广管局投诉;议定书经验TCP / IP协议，的DNS ， DHCP ，则SNMP的网络管理软件是一个加号。经验，检测设备，如Pagent ， SmartBits ，思博伦测试中心和/或Ixia公司也是一个加。
通常需要学士学位/政务司司长结合2-4 +年相关经验，或理学硕士学位/政务司司长加上1-2年的相关经验。
通常需要学士学位/政务司司长结合2-4 +年相关经验，或理学硕士学位/政务司司长加上1-2年的相关经验。
参与设计和验证复杂的，高性能和高集成ASIC和FPGA中使用思科网络设备。
硬件逻辑设计采用Verilog HDL语言，合成门和时序收敛，以满足性能要求
执行逻辑设计的试验，以提高质量和可靠性设计，再加上加强在系统测试和调试的能力
设计和开发组件和系统级诊断软件/固件系统，电路板， FPGA和ASIC设计验证和确认的工程设计和制造;
密切配合汉王设计，软件开发和生产队伍，以支持系统bringup ，故障分析和制造工艺，促进团队协作;
作者诊断功能，提供规范的执行准则，以实现最高水平的测试覆盖与故障隔离在组件级别;
促进和审查工程设计和最终用户的文件，产品需求，功能规格，测试计划，产品说明书，故障排除指南，配置指南，命令参考，并发行说明;
参加专题讨论，并有助于设计创新的想法和解决办法。与跨职能小组，如市场营销，技术支持和文件组相关的任务。
固体了解分布式系统和网络的原则，再加上工作的相关学科知识，例如，计算机安全，算法，数据库和操作系统;
不仅自我激励，但也是一个很好的团队合作精神与良好的人际交往技能（普通话和英语） 。
议定书经验TCP / IP协议，的DNS ， DHCP ，则SNMP的网络管理软件是一个加号。经验，检测设备，如Pagent ， SmartBits ，和/或Ixia公司也是一个加。
这一立场要求学士学位，在CS / CE认证/电擦除或同等学历和2-3年的行业经验。
CRDC电缆DevTest团队寻求软件/质量工程师设计和开发车辆，验证功能和质量，思科的CMTS根据客户样的环境。理想的候选人应具有广泛的实践经验，熟悉网络/网络协议，并了解基本的测试方法。
软件/质量工程师将负责制定测试计划/测试案例，进行手动测试，和脚本（利用TCL和苯丙胺类兴奋剂/ AutoEasy ）有线电缆调制解调器终端系统的功能。软件/质量工程师也应该能够排除故障和修复实验室成立。
这一立场要求学士学位，在CS / CE认证/电擦除或同等学历和2-3年的行业经验。不仅是个人的自我动机，但也是一个很好的球员有良好人际沟通技巧（普通话和英语） 。产品经验的CMTS ， DOCSIS的，的PacketCable ，广管局投诉;议定书经验TCP / IP协议，的DNS ， DHCP ，则SNMP的网络管理软件是一个加号。经验，检测设备，如Pagent ， SmartBits ，思博伦测试中心和/或Ixia公司也是一个加。
通常需要学士学位/政务司司长结合2-4 +年相关经验，或理学硕士学位/政务司司长加上1-2年的相关经验。
通常需要学士学位/政务司司长结合2-4 +年相关经验，或理学硕士学位/政务司司长加上1-2年的相关经验。
参与设计和验证复杂的，高性能和高集成ASIC和FPGA中使用思科网络设备。
硬件逻辑设计采用Verilog HDL语言，合成门和时序收敛，以满足性能要求
执行逻辑设计的试验，以提高质量和可靠性设计，再加上加强在系统测试和调试的能力
设计和开发组件和系统级诊断软件/固件系统，电路板， FPGA和ASIC设计验证和确认的工程设计和制造;
密切配合汉王设计，软件开发和生产队伍，以支持系统bringup ，故障分析和制造工艺，促进团队协作;
作者诊断功能，提供规范的执行准则，以实现最高水平的测试覆盖与故障隔离在组件级别;
促进和审查工程设计和最终用户的文件，产品需求，功能规格，测试计划，产品说明书，故障排除指南，配置指南，命令参考，并发行说明;
参加专题讨论，并有助于设计创新的想法和解决办法。与跨职能小组，如市场营销，技术支持和文件组相关的任务。
固体了解分布式系统和网络的原则，再加上工作的相关学科知识，例如，计算机安全，算法，数据库和操作系统;
发表评论